Spartan™ UltraScale+™ FPGAs

AMD / Xilinx Spartan™ UltraScale+™ FPGAs implement the AMD UltraScale architecture and are ideal for a wide range of applications demanding high I/O count, state-of-the-art security features, and low power. The Spartan UltraScale+ FPGAs are optimized for use possibilities such as I/O expansion, sensor processing and control, and board management via densities ranging from 11K to 218K logic cells and up to 572 I/Os.

Resultados: 35
Seleccionar Imagen Número de referencia
 Fabr.
Descripción Hoja de datos Disponibilidad Precio (EUR) Filtre los resultados de la tabla por precio unitario basándose en su cantidad.
Cant. RoHS Modelo ECAD Serie
Memoria integrada
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-2SBVB625E
Hoja de datos
55En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-1CMVA361E
Hoja de datos
55En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-1CMVA361I
Hoja de datos
55En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-1SBVB625I
Hoja de datos
35En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-1CMVA361E
Hoja de datos
45En existencias
38Fecha prevista: 26/06/2026
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-1CMVA361I
Hoja de datos
47En existencias
17Fecha prevista: 26/06/2026
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-1SBVB625E
Hoja de datos
62En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-2SBVB625E
Hoja de datos
18En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-1CMVA529E
Hoja de datos
35En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-1CMVA529I
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-2CMVA361E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-2CMVA361I
Hoja de datos
18En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU10P-2CMVA529E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU10P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-1CMVA361I
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-1CMVA529E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-1CMVA529I
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-1SBVB625I
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-2CMVA529E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-2CMVA529I
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU25P-2SBVB625E
Hoja de datos
14En existencias
Mín.: 1
Múlt.: 1

XCSU25P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-1CMVA529E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-1CMVA529I
Hoja de datos
14En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-2CMVA361E
Hoja de datos
15En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU35P-2CMVA529I
Hoja de datos
14En existencias
Mín.: 1
Múlt.: 1

XCSU35P 0 bit
AMD / Xilinx FPGA - Matriz de puertas programable por campo XCSU200P-1SBVA1024E
Hoja de datos
15Fecha prevista: 20/10/2026
Mín.: 1
Múlt.: 1

XCSU200P 0 bit