Microcontroladores TMS320F2805x Piccolo™ de Texas Instruments
Los microcontroladores TMS320F2805x Piccolo proporcionan alimentación al núcleo C28x™ y el CLA acoplados con periféricos de control altamente integrados en dispositivos con un número reducido de pines. TMS320F2805x cuenta con código compatible con el código anterior de los núcleos C28x y ofrece un nivel alto de integración analógica. Un regulador interno de tensión permite su funcionamiento en carril único. La familia TMS320F2805x también incluye comparadores analógicos con referencias de 6 bits que pueden enrutarse directamente para controlar las salidas PWM. Optimizado para bajos datos de cabecera y latencia, la interfaz ADC incorpora un ADC que convierte del intervalo de escala total fijo de 0 a 3,3 V y admite referencias ratiométricas de VREFHI/VREFLO. El frontal analógico (AFE) incluye hasta siete comparadores con hasta tres DAC integrados, un DAC con VREFOUT en búfer, hasta cuatro PGA y hasta cuatro filtros digitales. Los PGA pueden amplificase la señal de entrada en tres modos de ganancia discretos.
Características
CPU de 32 bits de alta eficiencia (TMS320C28x)
60 MHz (tiempo de ciclo de 16,67 ns)
Operaciones MAC 16 x 16 y 32 x 32
MAC dual 16 x 16
Arquitectura de bus Harvard
Operaciones atómicas
Respuesta a interrupción y procesamiento rápidos
Modelo de programación de memoria unificada
Sistema de código eficiente (en C/C++ y ensamblador)
Acelerador de ley de control (CLA) programable
Acelerador matemático de punto flotante de 32 bits
Ejecuta código de forma independiente de la CPU principal
Módulo de seguridad de zona dual
Endianidad: Little Endian
Coste bajo del dispositivo y del sistema:
Alimentación única de 3,3 V
Sin requisito de secuenciado de alimentación
Reinicio de encendido integrados y reinicio de caída de tensión
Bajo consumo
Sin pines de soporte analógicos
Reloj:
Dos osciladores internos de pin cero
Oscilador de cristal en el chip y entrada de reloj externa
Módulo temporizador de control
Circuitería de detección de ausencia de reloj
Hasta 42 pines programables individualmente, entrada/salida de propósito general multiplexada (GPIO) con filtrado de entrada
Compatibilidad con modos de exploración periférica JTAG
Norma IEEE 1149.1-1990 Puerto de acceso para pruebas y arquitectura de exploración por el contorno
Bloque de expansión de interrupción de periféricos (PIE) compatible con todas las interrupciones de periféricos
Tres temporizadores de CPU de 32 bits
Temporizador de 16 bits independiente en cada módulo ePWM
Memoria en chip
Memoria flash, SARAM, RAM de mensajes, OTP, ROM de datos CLA, ROM de arranque, ROM segura disponible
Clave y bloqueo de seguridad de 128 bits
Protege bloques de memoria seguros
Evita la ingeniería inversa del firmware
Periféricos de puerto en serie
Tres módulos (Transmisor/receptor asíncrono universal [UART]) de interfaces de comunicaciones en serie (SCI)
Un módulo de interfaz para periféricos en serie (SPI)
Un bus Inter-Integrated-Circuit (I2C)
Un bus de red de área de controlador (eCAN) mejorado
Periféricos de control mejorados
Modulador de ancho de pulso mejorado (ePWM)
Módulo de captura mejorada (eCAP)
Módulo de pulso de codificador de cuadratura mejorado (eQEP)
Características de emulación avanzadas
Funciones de análisis y puntos de rotura
Depuración en tiempo real a través de hardware
Cuádruple plano de bajo perfil PN (LQFP) de 80 pines
Periféricos analógicos
Un convertidor analógico a digital (ADC) de 12 bits
Un sensor de temperatura en el chip para compensador de oscilador
Hasta siete comparadores con hasta tres convertidores digital a analógico (DAC) integrados
España