Texas Instruments Deserializador DS90UR916Q-Q1 FPD-Link II
El deserializador DS90UR916Q FPD-Link II de Texas Instruments funciona con el serializador DS90UR905Q para ofrecer datos de vídeo digital de 24 bits sobre un único par diferencial. El deserializador TI DS90UR916Q ofrece características diseñadas para mejorar la calidad de la imagen en la visualización. El esquema de bus serie de alta velocidad del FPD-Link II facilita enormemente el diseño del sistema, eliminando los problemas de sesgo entre el reloj y los datos, reduciendo el número de pines del conector, reduciendo el tamaño de la interconexión, el peso y el coste, y facilitando en general el diseño. Además, la descodificación de equilibrio DC interna se utiliza para la compatibilidad de interconexiones acopladas en CA. El serializador DS90UR905Q integra el reloj, equilibra los datos útiles y nivela los cambios de las señales para la señalización digital de bajo voltaje y alta velocidad.
The high speed serial bus scheme of FPD-Link II greatly eases system design by eliminating skew problems between clock and data, reduces the number of connector pins, reduces the interconnect size, weight, and cost, and overall eases PCB layout. In addition, internal DC balanced decoding is used to support AC-coupled interconnects. DS90UR905Q serializer embeds the clock, balances the data payload, and level shifts the signals to high-speed low voltage differential signaling.
The high speed serial bus scheme of FPD-Link II greatly eases system design by eliminating skew problems between clock and data, reduces the number of connector pins, reduces the interconnect size, weight, and cost, and overall eases PCB layout. In addition, internal DC balanced decoding is used to support AC-coupled interconnects. DS90UR905Q serializer embeds the clock, balances the data payload, and level shifts the signals to high-speed low voltage differential signaling.
Características
- 5MHz-65MHz PCLK support (140Mbps-1.82Gbps)
- RGB888 + VS, HS, DE support
- Image enhancement - White balance LUTs and Adaptive Hi-FRC dithering
- AC coupled STP interconnect cable up to 10 meters
- @ Speed link BIST mode and reporting pin
- I2C compatible Serial Control Bus
- Power down mode minimizes power dissipation
- 1.8V or 3.3V compatible LVCMOS I/O interface
- Automotive grade product: AEC-Q100 Grade 2 qualified
- >8kV HBM and ISO 10605 ESD Rating
- FAST random data lock; no reference clock required
- Adjustable input receiver equalization
- LOCK (real time link status) reporting pin
- EMI minimization on output parallel bus (SSCG)
- Output Slew control (OS)
- Backward compatible mode for operation with older generation devices
Aplicaciones
- Automotive displays
- Navigation
- Entertainment
Block Diagram
