Analog Devices Inc. Placa de CI de lógica programable ADRD8012-01Z

La placa de CI de lógica programable ADRD8012-01Z de Analog Devices es una plataforma de computación de borde que permite la transferencia de datos de baja latencia desde ocho interfaces Gigabit Multimedia Serial Link™ (GMSL) hasta un enlace Ethernet de 10 Gb. El sistema incluye dos deserializadores de túnel cuádruple MAX96724 GMSL2/1 a CSI-2, lo que permite la conectividad con ocho cámaras GMSL. Los datos de vídeo de las cámaras se transfieren desde los deserializadores MAX96724 a través de interfaces MIPI CSI2 a un sistema en módulo (SoM) AMD KV26, que implementa la lógica para agregar los datos de vídeo desde todas las cámaras GMSL hasta un enlace Ethernet de 10 Gb, de modo que puedan enviarse a una unidad central de procesamiento (CPU).

Se admite el Protocolo de Tiempo de Precisión IEEE 1588 (PTP) con marca de tiempo de hardware, lo que permite una sincronización precisa con sistemas host y otros dispositivos de borde. La entrada cuádruple AD9545, 10-output, DPLL/IEEE 1588 doble, sincronizador de 1pps y limpiador de fluctuaciones se utiliza para generar los relojes necesarios para la interfaz Ethernet de 10 Gb y la lógica PTP. Se puede utilizar una pila de redes de software para realizar la comunicación a través del enlace Ethernet de 10 Gb. Dado que el sistema ejecuta herramientas de Linux, como GStreamer, estas herramientas se pueden utilizar para enviar los datos de vídeo a un host, y es posible una conexión remota al sistema mediante SSH. La pila de red de software tiene limitaciones en términos de la tasa de transferencia máxima alcanzable, por lo que se incluye la opción de tener una implementación UDP o TCP acelerada por FPGA con el protocolo de transferencia en tiempo real (RTP) para la paquetización de datos, que puede alcanzar la tasa de datos máxima alcanzable en la interfaz Ethernet de 10 Gb.

El control preciso de la activación de la cámara se logra mediante una lógica FPGA dedicada, con frecuencia y fase configurables, así como seleccionando la fuente de activación entre la lógica interna y las señales externas. Hay dieciséis pines de entrada/salida de uso general disponibles con funcionalidad configurable por software, que operan a un nivel de voltaje 3,3 V. Se puede utilizar una interfaz dedicada RS232 para conectar periféricos UART como dispositivos GNSS.

Está disponible una interfaz de usuario basada en la web para la configuración y el control del sistema, lo que permite ajustar varios parámetros para el control y la activación de la cámara, PTP, GPIO y visualizar el diagnóstico del sistema. El diseño va acompañado de una pila de software de código abierto y un diseño FPGA, así como aplicaciones de referencia, lo que permite iniciar el desarrollo de software personalizado a partir de una implementación probada.

Las aplicaciones objetivo incluyen robots y vehículos autónomos en los que la visión artificial y la fusión de sensores en tiempo real son fundamentales.

Características

Plataforma de computación de borde para visión artificial y fusión de sensores en tiempo real para aplicaciones de robots y vehículos autónomos
8 interfaces de cámara GMSL2 con hasta 6Gbps/channel
Interfaz Ethernet SFP+ de 10 Gbps
Protocolo de tiempo de precisión IEEE 1588 para sincronización con sistemas de host y otros dispositivos de borde
Capacidades avanzadas de procesamiento integrado

Compatible con el Sistema Operativo Robótico 2 (ROS2)
GUI incorporada para facilitar la integración
Funciones avanzadas de activación de la cámara y características de control
Pila de software de código abierto y diseño de FPGA para permitir el desarrollo de aplicaciones personalizadas