Analog Devices Inc. Convertidor analógico-digital cuádruple de 16 bits AD9656
El convertidor analógico-digital (ADC) cuádruple de 16 bits AD9656 de Analog Devices con circuito de muestra y retención en chip esta diseñado para un uso sencillo en pequeños sistemas de baja potencia y coste reducido. El AD9656 ofrece una velocidad de conversión de hasta 65 MSPS y está optimizado para resistir un rendimiento dinámico y baja potencia en aplicaciones donde un tamaño de paquete pequeño es fundamental. El AD9656 requiere una fuente de alimentación única de 1,8 V y un reloj de velocidad de muestreo compatible con LVPECL-/ CMOS-/LVDS para un funcionamiento a pleno rendimiento. No se requiere referencia externa ni componentes de controlador para muchas aplicaciones. Se admite una función de apagado de canales individuales y el dispositivo consume normalmente menos de 2 mW cuando todos los canales están desactivados. El ADC contiene varias funciones diseñadas para maximizar la flexibilidad y minimizar el coste del sistema, como un reloj de salida programable y alineación de datos, y la generación de patrones de pruebas digitales. Los patrones de pruebas digitales disponibles incluyen patrones determinísticos y pseudoaleatorios integrados, junto con patrones de pruebas personalizados definidos por el usuario introducidos a través de la interfaz de puerto serie (SPI). Disponible en un paquete LFCSP de 56 terminales en conformidad con RoHS y especificado en un intervalo de temperaturas industriales de −40 °C a +85 °C, el ADC de 16 bits AD9656 es perfecto para imágenes médicas, imágenes a alta velocidad, receptores de radio en cuadratura, diversidad de receptores de radio y equipos de pruebas portátiles.Available in a RoHS-compliant, 56-lead LFCSP package and specified over the industrial temperature range of -40°C to +85°C, the AD9656 16-bit ADC is ideal for medical imaging, high-speed imaging, quadrature radio receivers, diversity radio receivers, and portable test equipment.
Características
- SNR = 79.9dBFS at 16MHz (VREF = 1.4V)
- SNR = 78.1dBFS at 64MHz (VREF = 1.4V)
- SFDR = 86dBc to Nyquist (VREF = 1.4V)
- JESD204B Subclass 1 coded serial digital outputs
- Flexible analog input range: 2.0Vp-p to 2.8Vp-p
- 1.8V supply operation
- Low power of 197mW per channel at 12MSPS (two lanes)
- DNL = ±0.6LSB (VREF = 1.4V)
- INL = ±4.5LSB (VREF = 1.4V)
- 650MHz analog input bandwidth, full power
- Serial port control
- Full chip and individual channel power-down modes
- Built-in and custom digital test pattern generation
- Multichip sync and clock divider
- Standby mode
- Product Highlights:
- Small footprint:
- Four ADCs are contained in a small, 8mm × 8mm package
- On-chip Phase-Locked Loop (PLL):
- Allows users to provide a single ADC sampling clock
- PLL multiplies the ADC sampling clock to produce the corresponding JESD204B data rate clock
- Configurable JESD204B output block supports up to 6.4Gbps per lane
- JESD204B output block supports one, two, and four-lane configurations
- Low power of 198mW per channel at 125MSPS, two lanes
- SPI control offers a wide range of flexible features to meet specific system requirements
- Small footprint:
Aplicaciones
- Medical imaging
- High-speed imaging
- Quadrature radio receivers
- Diversity radio receivers
- Portable test equipment
Functional Block Diagram
Additional Resource
Publicado: 2014-07-29
| Actualizado: 2022-03-11
