Texas Instruments Microcontroladores AM261x/AM261x-Q1, basados en la arquitectura ARM®

Los microcontroladores AM261x/AM261x-Q1 de Texas Instruments, basados en la arquitectura ARM^® están diseñados para satisfacer las complejas necesidades de procesamiento en tiempo real de los productos integrados industriales y automotrices de próxima generación. Gracias al rendimiento escalable del procesador Arm Cortex^®-R5F y a un amplio conjunto de periféricos, el dispositivo AM261x/AM261x-Q1 de Texas Instruments está diseñado para una gran variedad de aplicaciones y ofrece funciones de seguridad y periféricos optimizados para el control en tiempo real. El dispositivo AM261x-Q1 cuenta con la certificación AEC-Q100 para aplicaciones automotrices.

Características

Núcleos del procesador
- CPU Arm Cortex-R5F de uno o dos núcleos, con cada núcleo funcionando a una frecuencia de hasta 500 MHz
  - Memoria caché de instrucciones de 16 KB con ECC de 64 bits por núcleo de CPU
  - Memoria caché de datos de 16 KB con ECC de 32 bits por núcleo de CPU
  - Memoria estrechamente acoplada (TCM) de 256 KB con ECC de 32 bits por núcleo
  - Admite funcionamiento sincronizado («lockstep») o de doble núcleo
- Unidad matemática trigonométrica (TMU) para acelerar las funciones trigonométricas hasta dos veces, una por núcleo MCU R5F
Memoria
- Memoria RAM compartida en chip (OCSRAM) de 1,5 MB
  - Tres bancos × 512 KB
  - Protección contra errores ECC para 1,5 MB de OCSRAM completa
  - Memoria caché L2 remota (RL2) para memoria externa, programable por software hasta 256 KB por núcleo de CPU
- Dos interfaces periféricas serie octal (OSPI) de hasta 133 MHz SDR y DDR
  - Un línea con compatibilidad eXecute In Place (XIP)
  - Ampliación de la memoria RAM/Actualización inalámbrica de la memoria Flash (FOTA)
- Controlador de memoria de propósito general (GPMC)
  - Bus de datos paralelo de 16 bits con bus de direcciones de 22 bits y cuatro selecciones de chip
  - Espacio de memoria direccionable de hasta 4 MB
  - Compatibilidad con el Módulo Integrado de Localización de Errores (ELM) para la comprobación de errores
Servicios y arquitectura de sistema en chip (SoC)
- Un módulo EDMA para admitir funciones de transferencia de datos
- Las siguientes interfaces admiten el arranque del dispositivo
  - UART (principal/de respaldo)
  - Memoria flash OSPI NOR y NAND (SDR de 50 MHz y DDR de 25 MHz) (principal)
  - Arranque desde periférico USB
- Módulos de comunicación entre procesadores
  - Módulo SPINLOCK para sincronizar procesos que se ejecutan en varios núcleos
  - Funcionalidad MAILBOX implementada mediante los registros CTRLMMR
- Compatibilidad con la sincronización horaria de la plataforma central (CPTS) mediante enrutadores de interrupción de sincronización horaria y de comparación de eventos
- Módulos temporizadores
  - Dos temporizadores Watchdog con ventana (WWDT)
  - Cuatro temporizadores de interrupción en tiempo real (RTI)
USB 2.0
- Puerto configurable como host USB, dispositivo USB o dispositivo USB de doble función
- Modo host USB 2.0
  - Alta velocidad (HS, 480 Mbps)
  - Velocidad máxima (FS, 12 Mbps)
  - Baja velocidad (LS, 1,5 Mbps)
- Modo de dispositivo USB 2.0
  - Alta velocidad (HS, 480 Mbps)
  - Velocidad máxima (FS, 12 Mbps)
Conectividad industrial
- Dos unidades programables en tiempo real – Subsistema de comunicación industrial (PRU-ICSS)
  - Subsistema de unidad programable en tiempo real de doble núcleo (PRU0 / PRU1) por PRU-ICSS para un total de 4 núcleos
    - Hardware determinista
    - Firmware dinámico
  - Entrada mejorada de 20 canales (eGPI) por PRU
  - Salida mejorada de 20 canales (eGPO) por PRU
  - Memoria y periféricos integrados
    - 1x UART, 1x ECAP, 1x MDIO, 1x IEP
    - Una memoria RAM compartida de propósito general de 32 KB
    - Dos memorias RAM de datos compartida de 8 KB
    - Una IRAM de 12 KB por PRU
    - ScratchPad (SPAD), MAC/CRC
  - Codificador digital y bucles de control sigma-delta
  - El PRU-ICSS permite protocolos industriales avanzados, como:
    - EtherCAT^®, Ethernet/IP™
    - PROFINET^®, IO-Link^®
  - Controlador de interrupciones dedicado (INTC)
  - Integración dinámica de CONTROLSS XBAR
Interfaces de alta velocidad
- Conmutador Gigabit Ethernet integrado de 3 puertos (CPSW) compatible con hasta dos puertos externos
  - MII (10/100), RMII (10/100) o RGMII (10/100/1000) seleccionable
  - IEEE 1588 (Anexo D, Anexo E, Anexo F de 2008) con 802.1AS PTP
  - Cláusula 45: Gestión de MDIO PHY
  - Clasificadores de paquetes basados en el motor ALE 512x
  - Control de flujo prioritario con un tamaño de paquete de hasta 2 KB
  - Control de interrupción de hardware de cuatro CPU
  - Descarga de la suma de comprobación IP/UDP/TCP en hardware
  - Compatibilidad con redes sensibles al tiempo (TSN)
  - Conmutación de corte y compatibilidad para tráfico Interexpress (IET)
Conectividad general
- Seis UART (Transmisor-Receptor Asíncrono Universal)
- Cuatro controladores de interfaz periférica serie (SPI)
- Tres puertos de red de interconexión local (LIN)
- Tres puertos de circuito interintegrado (I2C)
- Dos módulos de red de área de control modular (MCAN) compatibles con CAN-FD
- Un transmisor de interfaz serie rápida (FSITX)
- Un receptor de interfaz serie rápida (FSIRX)
- Hasta 141 pines de E/S de propósito general (GPIO)

Detección y actuación
- Subsistema de control en tiempo real (CONTROLSS)
- Barras de interconexión de entrada/salida flexibles (XBAR)
- Tres convertidores analógico-digitales (ADC) de 12 bits con una frecuencia de muestreo máxima de 3 MSPS
  - Cada módulo ADC con
    - Siete canales de terminación simple O
    - Tres canales diferenciales
  - Lógica digital de ADC muy configurable
    - Con referencia interna o externa seleccionable
    - Cuatro bloques de posprocesamiento para cada módulo de ADC
- Nueve comparadores analógicos con referencia de DAC interna de 12 bits (CMPSSA)
- Un convertidor de digital a analógico (DAC) de 12 bits
- Diez módulos de modulación de ancho de pulso de gran resolución mejorada (eHRPWM)
  - Canales PWM simples o dobles
  - Configuraciones PWM avanzadas
  - Resolución temporal HRPWM mejorada
- Ocho módulos de captura mejorada (ECAP)
- Dos módulos de codificador de pulsos de cuadratura mejorado (EQEP)
- Dos módulos de filtro Sigma-Delta (SDFM)
Almacenamiento de datos mediante interfaz Multi-Media Card/Secure Digital (MMC/SD) de 1 × 4 bits.
Seguridad
- Módulo de seguridad de hardware (HSM) que admite Auto SHE 1.1/EVITA
- Diseñado para cumplir con la norma ISO 21434
- Compatibilidad con arranque seguro
  - Protección contra la toma de control del dispositivo
  - Raíz de confianza reforzada por hardware
  - Arranque autenticado
  - Protección antiretroceso de SW
- Depuración de seguridad
  - Depuración segura del dispositivo solo después de la autenticación adecuada
  - Posibilidad de desactivar la funcionalidad de depuración del dispositivo
- Gestión de claves e identificación de dispositivos
  - Compatibilidad con memoria OTP (FUSEROM)
    - Almacenar claves raíz y otros campos de seguridad
  - Controladores EFUSE y ROM FUSE independientes
  - Identificadores públicos únicos de dispositivos
- Unidades de protección de memoria (MPU)
  - MPU de ARM dedicada por núcleo Cortex-R5F
  - MPU del sistema: presente en varias interfaces del SoC (MPU o cortafuegos)
  - De 8 a 16 regiones programables
    - ID de activación/privilegio
    - Dirección de inicio/fin
    - Lectura/escritura/almacenable en caché
    - Seguro/no seguro
- Aceleración criptográfica
  - Núcleos criptográficos compatibles con DMA
  - Tamaños de clave AES de 128, 192 y 256 bits
  - Compatibilidad con SHA2 de 256, 384 y 512 bits
  - DRBG con generador de números pseudoaleatorios y verdaderamente aleatorios
Seguridad funcional
- Permite el diseño de sistemas con requisitos de seguridad funcional
  - Módulo de señalización de errores (ESM)
  - ECC o paridad en el cálculo de memorias críticas
  - Autocomprobación integrada (BIST) en memoria RAM en chip
  - Módulos de diagnóstico interno en tiempo de ejecución, que incluyen monitorización de tensión, temperatura y reloj, temporizadores Watchdog con ventana y motores CRC para comprobaciones de integridad de la memoria
- [Industrial] específico y conforme a la seguridad funcional
  - Desarrollado para aplicaciones de seguridad funcional
  - Documentación que se pondrá a disposición para ayudar en el diseño del sistema de seguridad funcional IEC 61508
  - Capacidad sistemática hasta SIL-3 objetivo
  - Integridad del hardware hasta SIL-3 objetivo
  - Certificación relacionada con la seguridad: se prevé la certificación IEC 61508
- Dirigido a [automoción] y que cumple con la seguridad funcional
  - Desarrollado para aplicaciones de seguridad funcional
  - Documentación que se pondrá a disposición para ayudar en el diseño de sistemas de seguridad funcional según la norma ISO 26262
  - Capacidad sistemática hasta ASIL-D objetivo
  - Integridad del hardware hasta ASIL-D objetivo
  - Certificación relacionada con la seguridad: se prevé la certificación ISO 26262
Tecnología / Encapsulado
- Certificado según la norma AEC-Q100 para aplicaciones automotrices
- Encapsulado ZCZ
  - NFBGA de 324 pines
  - 15,00 mm × 15,00 mm
  - Paso de 0,8 mm
- Encapsulado ZFG
  - NFBGA de 304 pines
  - 13,25 mm × 13,25 mm
  - Paso de 0,65 mm
- Encapsulado ZEJ
  - NFBGA de 256 pines
  - 13,00 mm × 13,00 mm
  - Paso de 0,8 mm
- Encapsulado ZNC
  - NFBGA de 293 pines
  - 10,00 mm × 10,00 mm
  - 0,5 mm de paso

Aplicaciones

Inversor de CA
Conversión y control digital de potencia para el sector automotriz
- Sistemas de gestión de baterías (BMS)
- Cargadores integrados, convertidores DC/DC
Robot humanoide
Robots industriales y colaborativos
Control digital de potencia industrial
- Sistemas de almacenamiento de energía
- Carga de vehículos eléctricos
- Inversores en cadena

Robot móvil
PLC, DCS y PAC
- Módulo de comunicación
- Módulo de entrada digital
- Módulo de salida digital
- E/S remota independiente
E/S remota
Servoaccionamientos de uno y varios ejes
Unidad de control telemático