Microchip Technology DSC de 200 MHz y 32 bits dsPIC33AK256MPS306
El controlador de señales digitales (DSC) dsPIC33AK256MPS306 de 200 MHz y 32 bits de Microchip Technology cuenta con una unidad de punto flotante (FPU) de 32/64 bits y hasta 256 KB de memoria de programa Flash y 64 KB de memoria de datos SRAM en un paquete de tamaño reducido (36/48/64 pines, VQFN/TQFP) para diseños con limitaciones de espacio. ADC de 12 bits de alta velocidad de 40 MSPS, amplificadores operacionales de 100 MHz de alto ancho de banda con bajo voltaje de entrada de desplazamiento, comparadores rápidos de 5 nS y salidas PWM de alta velocidad diseñadas para fuentes de alimentación de última generación para servidores, automatización industrial, detección avanzada, control táctil y aplicaciones de control de motores.The Microchip Technology devices also incorporate functional safety and security features, including secure boot, cryptographic acceleration, error-correcting memory, and post-quantum cryptography support. Compliance-ready designs help accelerate the development of safety-critical and industrial systems that require reliable operation and robust protection.
Características
- Condiciones de funcionamiento
- De 3,0 V a 3,6 V: -40 °C a +85 °C, CC a 200 MHz
- 3,0 V a 3,6 V: -40 °C a +125 °C, CC a 200 MHz planificado
- 3,0 V a 3,6 V: -40 °C a +150 °C, CC a 200 MHz planificado
- CPU DSP de alto rendimiento
- Conjunto de instrucciones de 32 bits para una velocidad y un tamaño de código de programa optimizados
- Compatible con el núcleo dsPIC33 de 16 bits
- Datos lineales no paginados/espacio de direccionamiento Flash de 24 bits
- Instrucciones de 16 bits/32 bits para un tamaño de código y un rendimiento optimizados
- Pistas de datos de 32 bits de ancho
- Coprocesador de unidad de punto flotante (FPU) de precisión simple y doble
- Memoria caché de instrucciones de 2 kbytes
- Dieciséis registros de trabajo de 32 bits
- Doble acumulador de 72 bits que admite operaciones DSP de punto fijo de 32 bits y 16 bits
- Conjuntos de registros de trabajo de ocho niveles de profundidad
- Conjuntos de registros acumuladores de ocho niveles de profundidad
- Conjuntos de registros de punto flotante de ocho niveles de profundidad
- Conjunto de instrucciones de 32 bits para una velocidad y un tamaño de código de programa optimizados
- Memoria
- Hasta 256 Kbytes de memoria Flash de programa
- Resistencia de 10 000 ciclos de borrado/escritura
- Conservación de datos mínima de 20 años
- Autoprogramable bajo control de software
- Protección de código programable
- Código de corrección de errores de Flash (ECC)
- Panel Flash doble
- Compatibilidad con actualizaciones en vivo
- Regiones OTP programables
- Inhibición de escritura de OTP Flash completo mediante ICSP™
- OTP independiente de 64x128 bits
- Hasta 64 Kbytes de RAM estática
- Código de corrección de errores de RAM (ECC)
- Prueba automática integrada de la memoria RAM (MBIST)
- Hasta 256 Kbytes de memoria Flash de programa
- Seguridad
- OTP Flash mediante inhibición de escritura ICSP
- Arranque seguro en chip, memoria Flash configurable como una raíz de confianza inmutable, con partes de la memoria Flash que se pueden configurar como OTP
- Entre las funciones se incluyen
- Compatibilidad con el arranque seguro con validación de la imagen del código del host y la firma del código del host
- Compatibilidad con la actualización segura del código del host: almacenamiento seguro de claves de cifrado e imagen de descifrado
- Almacenamiento, análisis, validación y revocación de certificados X.509, con compatibilidad tanto con ECC como con RSA
- Número de serie único de dispositivo de 128 bits para identificación (UUID)
- Compatibilidad con casos de uso seguros
- Arranque seguro
- Almacenamiento de claves en la región de arranque seguro IRT/inmutable para la realización
- Arranque seguro
- Actualización segura del FirmWare
- Depuración segura
- Protección de memoria flash
- Configuración de hasta ocho regiones de protección de memoria flash en rangos de direcciones de memoria flash
- Las regiones se pueden configurar como
- Raíz inmutable de confianza (IRT)
- Región OTP
- Una combinación de protecciones R/W/X
- Las regiones pueden
- Hacerse permanentes
- Bloquearse hasta que se reinicie el dispositivo
- Activarse/desactivarse durante la ejecución del código
- Las regiones de protección de memoria flash pueden aplicarse a la partición activa, a la partición inactiva o a ambas
- Módulo acelerador de cifrado (CAM)
- AES-128, AES-192 y AES-256 (totalmente compatible con NIST FIPS 197)
- Modos ECB, CBC, CFB, OFB, CTR, GCM, CCM, XTS, CMAC
- AES-128, AES-192 y AES-256 (totalmente compatible con NIST FIPS 197)
- HASH/MAC
- Capacidad de SHA3-224, SHA3-256, SHA3-384, SHA3-512, SHAKE128 y SHAKE256
- Capacidad de SHA-1, SHA-256, SHA-224, SHA-384 y SHA-512
- Criptografía de clave pública con RSA, DSA y ECC
- RSA con/sin el teorema chino del resto (CRT) y longitud de clave de hasta 4096 bits
- Campo de números primos P-192, P-224, P-256, P-384, P-521
- Campo binario K-163, K-233, K-283, K-409, K-571
- Campo binario B-163, B-233, B-283, B-409, B-571
- Curva elíptica P-224, P-256, P-384 y P-521: firma/verificación ECDSA
- Compatibilidad con DSA para una longitud de clave de hasta 2048 bits
- Compatibilidad con ECDH para las curvas P256 y P224
- Compatibilidad con SECP256K1 (curva de bitcoin/blockchain) ECDSA
- Compatibilidad con la curva elíptica Brainpool de 256 bits: ECDSA, ECDH
- Acuerdo de clave de Elliptic curve Diffie-Hellman (ECDH/ECDHE)
- RSA con/sin el teorema chino del resto (CRT) y longitud de clave de hasta 4096 bits
- Generador de números aleatorios verdaderos (TRNG) conforme a NIST-800-22 y NIST-800-90B
- OTP Flash mediante inhibición de escritura ICSP
- PWM de alta resolución
- Múltiples generadores PWM con cuatro pares (ocho salidas) y resolución de colocación de bordes finos (FEP) de hasta 78 ps
- Tiempo muerto para bordes ascendentes y descendentes
- La compensación del tiempo muerto admite un funcionamiento a menor velocidad
- División de reloj para funcionamiento de alta frecuencia
- Compatibilidad con PWM
- Motores BLDC, PMSM, ACIM, SRM y paso a paso
- Aplicaciones de alimentación en modo constante, histéresis o ráfaga
- Entradas de fallo y límite de corriente
- Configuración flexible del disparador para la activación del ADC
- Convertidores analógico-digitales de alta velocidad
- Tres convertidores ADC SAR de resolución de 12 bits
- Tasa de conversión de hasta 40 Msps por ADC
- Hasta 14 pines de entrada analógica
- Capacidad de muestreo de 16 bits
- Dieciséis canales de configuración, donde cada canal se puede
- Asignar a cualquier entrada analógica (pin de E/S o señal interna)
- Configurar con un tiempo de muestreo distinto
- Configurar como de extremo único o diferencial
- El resultado de la conversión se puede formatear como sin signo o con signo
- El resultado de la conversión se puede alinear a la izquierda (formato de fracción)
- Cuenta con un registro de resultados de conversión de 32 bits independiente
- Admite cuatro modos de muestreo
- Muestreo excesivo de múltiples muestras
- Integración de múltiples muestras
- Ventana (múltiples muestras acumuladas cuando la señal de compuerta está activa)
- Conversión única
- Todos los canales disponen de un comparador digital para detectar umbrales configurables
- Los tres últimos canales de configuración tienen el segundo acumulador de resultados para implementar filtros de segundo orden
- Periféricos
- Tres módulos SPI de 4 hilos (hasta 50 Mbps)
- FIFO de 32 bytes
- Ancho de datos variable
- Modo I2S
- Interfaces de audio digital multicanal (I2S)
- Tres convertidores ADC de tasa de audio de resolución de 16 bits a 156 kSPS
- Transmisión de audio en tiempo real habilitada para DMA (ocho canales DMA disponibles)
- Compatible con TDM4/8/16/32 mediante el uso del modo SPI enmarcado con periférico DMA
- DSP de audio para procesamiento de voz y acústico
- Dos módulos I2C con soporte para enmascaramiento de direcciones e IPMI
- Un módulo I3C con modos de controlador primario y secundario, y capacidad de destino I3C / I2C
- Cuatro UART de protocolo con FIFO RX/TX de 8 caracteres y soporte de manejo automatizado para
- LIN 2.2
- DMX
- Tarjeta inteligente (ISO 7816)
- IrDA®
- Dos módulos SENT
- Tres módulos dedicados de temporizador/contador de 32 bits
- Módulos de captura/comparación/PWM/temporizador de salida
- Un MCCP
- Cuatro SCCP
- Configuración flexible como PWM, captura de entrada, comparación de salida o temporizadores
- Dos temporizadores de 16 bits o un temporizador de 32 bits en cada módulo
- Módulo de acceso directo a la memoria (DMA) de 8 canales
- Un módulo de interfaz de codificador de cuadratura (QEI) con cuatro entradas (Fase A, Fase B, Inicio e Índice)
- Interfaz de codificador serie BiSS con soporte para hasta cuatro codificadores cliente
- Cuatro celdas lógicas configurables (CLC) con conexiones internas para seleccionar periféricos y PPS
- Generador de activación periférica (PTG)
- 16 posibles fuentes de activación para otros módulos periféricos
- Secuenciador de instrucciones basado en una máquina de estado independiente de la CPU
- Un módulo CAN FD integrado
- Módulo de controlador táctil integrado (ITC)
- Detección capacitiva avanzada, botones táctiles, deslizadores y ruedas
- Hasta 24 canales de autocapacitancia y hasta 72 canales de capacitancia mutua
- Un módulo convertidor de resoluciones a digitales (RDC)
- Tres módulos SPI de 4 hilos (hasta 50 Mbps)
- Controlador
- Sumidero/fuente de E/S de alto voltaje
- Resistencias de pull-up y pull-down débiles programables
- Salidas programables de drenaje abierto
- Interrupción de notificación de cambio de borde o nivel en los pines de E/S
- Pines reconfigurables de selección de pines periféricos (PPS) para reducir la complejidad del diseño de la placa
- Vectores de interrupción múltiples con prioridad programable individual
- Cinco pines de interrupción externos
- Opciones de oscilador seleccionables, incluidas:
- Oscilador RC rápido (FRC) interno de 8 MHz, 1 % de 0 ºC a 85 ºC
- Oscilador de respaldo RC rápido (BFRC) interno de 8 MHz, 2 % con salida dividida de 32 kHz
- Oscilador de resonador de cristal de alta velocidad u oscilador externo
- Dos PLL de 1,6 GHz, que pueden funcionar con el FRC o un oscilador de cristal
- Salida de reloj de referencia (REFO)
- Modos de gestión de bajo consumo (modo de suspensión y modo inactivo)
- Restablecimiento al encender y restablecimiento por baja tensión
- Regulador de voltaje Buck de 1,1 V integrado para el suministro de voltaje del núcleo
- Analógico
- Hasta cinco comparadores analógicos de 5 nS con DAC PDM de 12 bits
- Multiplexación de entrada
- Compensación de pendiente
- Hasta dos buffers de salida DAC
- Tres amplificadores operacionales rail-to-rail de 100 MHz con
- Velocidad de variación de 40 V/μS
- Desviación de 1 mV (típica) con función de calibración
- Salida VREF/2 disponible para la polarización de entrada del amplificador operacional.
- Cuatro fuentes de corriente constante de 10 µA, cuatro fuentes de corriente programables
- Controlador táctil integrado
- Independiente de la capacidad de procesamiento del ADC
- Compatibilidad con modos de contacto CVD mutuo y propio
- De 11 a 24 entradas de contacto ADC RX
- De 9 a 15 salidas de contacto TX
- Hasta cinco comparadores analógicos de 5 nS con DAC PDM de 12 bits
- Seguridad
- Temporizador Watchdog con ventana (WDT)
- Temporizador Deadman (DMT)
- Ocho monitores de integridad de E/S (IOIM)
- Monitor de reloj de seguridad (FSCM) con conmutación automática a la fuente de reloj de respaldo, con umbrales de sobrefrecuencia/subfrecuencia programables
- Código de corrección de errores flash (ECC)
- Código de corrección de errores de RAM (ECC)
- Prueba automática integrada de la memoria RAM (MBIST)
- Módulo de comprobación de redundancia cíclica (CRC) de 32 bits
- Flash OTP completo mediante inhibición de escritura ICSP
- Regulaciones de voltaje internas
- Pines PPS virtuales para redundancia y monitoreo
- Diodo sensor de temperatura
- Monitor de alimentación para voltaje del núcleo con inyección de fallos configurable
- Seguridad funcional
- Objetivos
- ISO 26262 ASIL B
- IEC 61508 SIL 2
- IEC 60730 Clase B
- Desarrollo de dispositivos conforme a ISO 26262 e IEC 61508
- Objetivos
Aplicaciones
- Corrección del factor de potencia (PFC)
- PFC entrelazado, PFC de tipo totem
- PFC de conducción crítica
- PFC de condensador de vuelo multinivel
- Convertidores CC/CC
- Buck, Boost, Forward, Flyback, Push-Pull
- Puente medio/completo
- Puente completo con desplazamiento de fase
- Convertidores resonantes
- CC-CA
- Inversor de puente medio/completo
- Inversor resonante
- Control de motores
- BLDC
- PMSM
- SR
- ACIM
- Interfaz avanzada de sensores
- Control integrado de alto rendimiento
- Adquisición y procesamiento de datos de alta velocidad
- Diseños críticos de seguridad
- Iluminación digital
Diagrama de bloques
Core Block Diagram
Publicado: 2026-07-07
| Actualizado: 2026-10-19
