Microchip Technology Controladores de señal digital de 16 bits dsPIC33CK

Los Controladores de Señal Digital (DSC) dsPIC33CK de 16 bits de Microchip Technology están diseñados para integrar los atributos de control de las MCU con las capacidades de cálculo de los DSP en un único núcleo. Estos DSC dsPIC33CK cuentan con una CPU de 16 bits, PWM de alta resolución, datos flexibles CAN (CAN FD), oscilador interno, modos de gestión de bajo consumo, módulo ADC de alta velocidad y soporte de desarrollo integrado. La CPU de 16 bits cuenta con una arquitectura Harvard modificada con un conjunto de instrucciones mejorado y compatibilidad con el procesamiento de señales digitales (DSP). Los DSC dsPIC33CK de Microchip Technology tienen memoria de programa flash interna que se puede leer, escribir y borrar durante el funcionamiento normal en todo el rango de V_DD. La memoria de programa flash almacena y ejecuta códigos de aplicación.

Los DSC dsPIC33CK tienen un circuito integrado de bucle de fase (PLL) para aumentar la frecuencia de funcionamiento interna en fuentes de oscilador interno/externo seleccionadas. El generador de reloj de PLL auxiliar (APLL) aumenta la frecuencia de funcionamiento para los periféricos, y la supervisión de reloj de seguridad (FSCM) detecta fallos en el reloj y permite la recuperación/apagado seguro de la aplicación. Los DSC dsPIC33CK implementan dos instancias del módulo de interfaz de codificador de cuadratura (QEI) que proporciona la interfaz con codificadores incrementales para obtener datos de posición mecánica. El módulo QEI permite el control de bucle cerrado de dispositivos de control de motores, incluyendo los motores de inducción de CA (ACIM) y de reluctancia conmutada (SR).

Características

CPU dsPIC33CK de 16 bits
Gestión de reloj
- Oscilador interno
- PLL programables y fuentes de reloj del oscilador
- Salida de reloj de referencia
- Monitor de reloj de seguridad (FSCM)
- Oscilador interno de respaldo
Modos de gestión de bajo consumo
PWM de alta velocidad
- 8 pares de PWM
- Tiempo muerto para bordes ascendentes y descendentes
- Compensación del tiempo muerto
- División de reloj para funcionamiento de alta frecuencia
- Configuración flexible del disparador para la activación del ADC
Temporizadores de uso general
Módulo ADC de alta velocidad
Hasta 24 canales de entrada
- Memoria intermedia de resultados dedicada para cada canal analógico
- Fuentes de disparador ADC flexibles e independientes
- Cuatro comparadores digitales
- Cuatro filtros de sobresmuestreo para una mayor resolución
- Hasta tres amplificadores operacionales

Cuatro canales de acceso directo a la memoria (DMA)
Interfaces de comunicación
- Tres módulos SPI/I²S de 4 hilos
- Módulo de datos flexibles CAN (FD)
- Tres módulos I²C con soporte SMBus
- Control de redundancia cíclico programable (CRC)
- Puerto maestro paralelo (PMP)
Soporte para el desarrollo de integrados
- Programación y depuración en circuito y en aplicación
- Tres complejos y cinco puntos de interrupción simples
- El buffer de seguimiento y la observación en tiempo de ejecución
Sistema de monitorización del reloj con oscilador de respaldo
Temporizador Deadman (DMT)
Código de corrección de errores (ECC)
Temporizador Watchdog (WDT)
Seguridad CodeGuard™
Inhibición de escritura ICSP™
Prueba automática integrada de la memoria RAM (MBIST)