ZL30256LFG7

Microchip Technology
579-ZL30256LFG7
ZL30256LFG7

Fabr.:

Descripción:
Sintetizador de reloj / Limpiador de interferencias Dual Channel Jitter Attenuator

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
No en almacén
Plazo de producción de fábrica:
17 Semanas Tiempo estimado para la producción en fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
28,08 € 28,08 €
23,52 € 588,00 €

Atributo del producto Valor del atributo Seleccionar atributo
Microchip
Categoría de producto: Sintetizador de reloj / Limpiador de interferencias
RoHS:  
18 Output
1.045 GHz
CMOS, HCSL, HSTL, LVDS, LVPECL
CMOS
LGA-80
900 MHz
1.71 V
3.465 V
- 40 C
+ 85 C
SMD/SMT
Tray
Marca: Microchip Technology
Sensibles a la humedad: Yes
Corriente de suministro operativa: 296 mA, 422 mA
Pd (disipación de potencia): 1.3 W
Producto: Jitter Attenuators
Tipo de producto: Clock Synthesizers / Jitter Cleaners
Cantidad del paquete de fábrica: 176
Subcategoría: Clock & Timer ICs
Tipo: General-Purpose
Peso unitario: 190 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
ECCN:
EAR99

ZL30256 General Purpose Jitter Attenuator

Microsemi / Microchip ZL30256 General Purpose Jitter Attenuator is a multi-channel high-performance, any-rate multiplier and jitter attenuator. The device simplifies board design by generating ultra-low-jitter clock signals from or attenuating clock signals while generating additional independent frequency families. With 3 independent jitters attenuating DPLL channels, it provides the ability to create 5 different frequency families. The Microsemi / Microchip ZL30256 offers best-in-class jitter performance and can create complete clock trees. This feature improves design reliability, reduces the bill of materials (BOM) cost, and simplifies the design by replacing multiple PLLs and peripheral timing components.