A3T2GF40CBF-HP

Zentel Japan
155-A3T2GF40CBF-HP
A3T2GF40CBF-HP

Fabr.:

Descripción:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96

Hoja de datos:
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.
Más información
Más información sobre Zentel Japan A3T2GF40CBF-HP

En existencias: 6

Existencias:
6 Puede enviarse inmediatamente
Plazo de producción de fábrica:
16 Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Las cantidades mayores que 6 estarán sujetas a requisitos de pedido mínimo.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
6,37 € 6,37 €
5,93 € 59,30 €
5,74 € 143,50 €
5,61 € 280,50 €
5,47 € 547,00 €
5,30 € 1.325,00 €
5,16 € 2.580,00 €
5,13 € 5.130,00 €
4,95 € 10.345,50 €

Atributo del producto Valor del atributo Seleccionar atributo
Zentel Japan
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
0 C
+ 95 C
DDR3(L)
Tray
Marca: Zentel Japan
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 2090
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 82 mA
Nombre comercial: Zentel Japan
Peso unitario: 234,800 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Hoja de datos

CNHTS:
8542329000
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de Ayuda.
Si tiene alguna pregunta acerca de un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, póngase en contacto con nosotros llamando al 800-346-6873 o envíe un correo electrónico a help@mouser.com.