TMS320VC5501ZZZ300

595-S320VC5501ZZZ300
TMS320VC5501ZZZ300

Fabr.:

Descripción:
Procesadores y controladores de señal digital (DSP, DSC) Fixed-Pt Dig Signal Proc

Ciclo de vida:
Obsoleto
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.
Actualmente Mouser no vende este producto en su región.

Disponibilidad

Existencias:

Atributo del producto Valor del atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Procesadores y controladores de señal digital (DSP, DSC)
Restricciones de envío:
 Actualmente Mouser no vende este producto en su región.
RoHS:  
DSPs
C55x
1 Core
300 MHz
BGA-201 Microstar
32 kB
32 kB
16 kB
1.26 V
TMS320VC5501
TMS320
SMD/SMT
- 40 C
+ 85 C
Tray
Marca: Texas Instruments
Anchura de bus de datos: 32 bit
Tamaño de datos ROM: 32 kB
Tipo de instrucción: Fixed Point
Sensibles a la humedad: Yes
Número de I/Os: 8 I/O
Tipo de producto: DSP - Digital Signal Processors & Controllers
Tipo de memoria de programa: Asynchronous SRAM, EPROM, Synchronous SDRAM, SBSRAM
Cantidad del paquete de fábrica: 126
Subcategoría: Embedded Processors & Controllers
Peso unitario: 479,700 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

Códigos de cumplimiento
TARIC:
8542319000
CNHTS:
8542319090
CAHTS:
8542310000
USHTS:
8542310035
JPHTS:
8542310335
KRHTS:
8542311000
MXHTS:
8542310399
ECCN:
3A991.a.2
Clasificaciones de origen
País de origen:
Filipinas
País de origen del ensamblaje:
No disponible
País de difusión:
No disponible
El país puede cambiar en el momento del envío.

TMS320VC5501 Fixed-Point Digital Signal Processor

Texas Instruments TMS320VC5501 Fixed-Point Digital Signal Processor (DSP) is based on the TMS320C55x DSP generation CPU processor core. The Texas Instruments TMS320C55x DSP architecture achieves high performance and low power through increased parallelism and total focus on reduction in power dissipation. The CPU supports an internal bus structure that is composed of one program bus, three data read buses, two data write buses, and additional buses dedicated to peripheral and DMA activity. These buses provide the ability to perform up to three data reads, and two data writes, in a single cycle. In parallel, the DMA controller can perform up to two data transfers per cycle independent of the CPU activity.