SN74AHCT74NSR

Texas Instruments
595-SN74AHCT74NSR
SN74AHCT74NSR

Fabr.:

Descripción:
Biestables (flip flop) Dual Pos-Edge-Trig D -Type Flip-Flop

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
No en almacén
Plazo de producción de fábrica:
6 Semanas Tiempo estimado para la producción en fábrica.
Mínimo: 2000   Múltiples: 2000
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:
Este producto se envía de forma GRATUITA

Precio (EUR)

Cant. Precio unitario
Precio total
Bobina completo(s) (realice el pedido en múltiplos de 2000)
0,384 € 768,00 €
0,369 € 1.476,00 €
0,361 € 2.888,00 €

Atributo del producto Valor del atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Biestables (flip flop)
RoHS:  
D-Type Flip-Flop
AHCT
2 Circuit
CMOS
SOIC-14
TTL
Inverting/Non-Inverting
8.8 ns
- 8 mA
8 mA
4.5 V
5.5 V
SMD/SMT
- 40 C
+ 125 C
Reel
Marca: Texas Instruments
Número de líneas de entrada: 4
Número de líneas de salida: 2 Line
Tipo de producto: Flip Flops
Serie: SN74AHCT74
Cantidad del paquete de fábrica: 2000
Subcategoría: Logic ICs
Peso unitario: 208,300 mg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

TARIC:
8542399000
CNHTS:
8542319090
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
MXHTS:
85423999
ECCN:
EAR99

SN74AHCT74/SN74AHCT74-Q1 Dual D-Type Flip-Flops

Texas Instruments SN74AHCT74/SN74AHCT74-Q1 Dual D-Type Flip-Flops are dual positive-edge-triggered devices with clear and preset. A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the other inputs. When the Texas Instruments SN74AHCT74/SN74AHCT74-Q1 PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs. The SN74AHCT74-Q1 devices are AEC-Q100 qualified for automotive applications.