LMK5C22212ARGCR

Texas Instruments
595-LMK5C22212ARGCR
LMK5C22212ARGCR

Fabr.:

Descripción:
Sintetizador de reloj / Limpiador de interferencias Three DPLL two APLL two-input and 12-o

Ciclo de vida:
Nuevo producto:
Novedad de este fabricante.
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
No en almacén
Plazo de producción de fábrica:
18 Semanas Tiempo estimado para la producción en fábrica.
Mínimo: 2500   Múltiples: 2500
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:
Este producto se envía de forma GRATUITA

Precio (EUR)

Cant. Precio unitario
Precio total
Bobina completo(s) (realice el pedido en múltiplos de 2500)
27,96 € 69.900,00 €

Atributo del producto Valor del atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Sintetizador de reloj / Limpiador de interferencias
12 Output
1.25 GHz
CML, LVCMOS, LVDS, LVPECL
HCSL, LVCMOS, LVDS, LVPECL, XTAL
VQFN-64
800 MHz
3.135 V
3.465 V
- 40 C
+ 85 C
LMK5C22212A
SMD/SMT
Reel
Marca: Texas Instruments
Kit de desarrollo: LMK5B12212EVM
Sensibles a la humedad: Yes
Corriente de suministro operativa: 890 mA
Producto: Network Synchronizers
Tipo de producto: Clock Synthesizers / Jitter Cleaners
Cantidad del paquete de fábrica: 2500
Subcategoría: Clock & Timer ICs
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

LMK5C22212A Network Synchronizer

Texas Instruments LMK5C22212A Network Synchronizer is a high-performance jitter cleaner and network synchronizer designed to meet the stringent requirements of wireless communications and infrastructure applications. The network synchronizer integrates two DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.