74LVC1G373DBVR1G4

Texas Instruments
595-4LVC1G373DBVR1G4
74LVC1G373DBVR1G4

Fabr.:

Descripción:
Circuitos de cierre Single D-Type Latch with 3S Output

Ciclo de vida:
Nuevo producto:
Novedad de este fabricante.
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

En existencias: 5.997

Existencias:
5.997 Puede enviarse inmediatamente
Plazo de producción de fábrica:
12 Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
1,13 € 1,13 €
0,687 € 6,87 €
0,578 € 14,45 €
0,439 € 43,90 €
0,379 € 94,75 €
0,299 € 299,00 €
Bobina completo(s) (realice el pedido en múltiplos de 3000)
0,256 € 768,00 €
0,213 € 1.917,00 €
0,212 € 3.816,00 €

Atributo del producto Valor del atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Circuitos de cierre
RoHS:  
D-Type
LVC
1 Output
SOT-23-6
Non-Inverting
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
Marca: Texas Instruments
Estilo de montaje: SMD/SMT
Número de canales: 1 Channel
Número de líneas de entrada: 1 Input
Corriente de suministro operativa: 10 uA
Tipo de producto: Latches
Serie: 74LVC1G373DBVR1G4
Cantidad del paquete de fábrica: 3000
Subcategoría: Logic ICs
Corriente de suministro (máx.): 10 uA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.