GS882Z36CGD-150I

GSI Technology
464-GS882Z36CGD-150I
GS882Z36CGD-150I

Fabr.:

Descripción:
SRAM 2.5 or 3.3V 256K x 36 9M

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
No en almacén
Plazo de producción de fábrica:
4 Semanas Tiempo estimado para la producción en fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
15,13 € 15,13 €
14,04 € 140,40 €
13,60 € 340,00 €
13,27 € 663,50 €
11,87 € 854,64 €
11,51 € 3.314,88 €
11,21 € 5.649,84 €
10,90 € 10.987,20 €
2.520 Cotización

Atributo del producto Valor del atributo Seleccionar atributo
GSI Technology
Categoría de producto: SRAM
RoHS:  
9 Mbit
256 k x 36
7.5 ns
150 MHz
Parallel
3.6 V
2.3 V
150 mA, 160 mA
- 40 C
+ 85 C
SMD/SMT
BGA-165
Tray
Marca: GSI Technology
Tipo de memoria: SDR
Sensibles a la humedad: Yes
Tipo de producto: SRAM
Serie: GS882Z36CGD
Cantidad del paquete de fábrica: 72
Subcategoría: Memory & Data Storage
Nombre comercial: NBT SRAM
Tipo: NBT Pipeline/Flow Through
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

Códigos de cumplimiento
TARIC:
8542324500
CNHTS:
8542319090
CAHTS:
8542320041
USHTS:
8542320041
JPHTS:
854232029
KRHTS:
8542321020
MXHTS:
8542320201
ECCN:
3A991.b.2.b
Clasificaciones de origen
País de origen:
Taiwán
País de origen del ensamblaje:
Taiwán
País de difusión:
No disponible
El país puede cambiar en el momento del envío.

NBT SRAMs

GSI Technology NBT SRAMs are 144Mbit and 288Mbit Synchronous Static SRAMs that utilize all available bus bandwidth. The SRAMs achieve this by eliminating the need to insert deselect cycles when the device is switched from read to write cycles. The devices' simplified interface is designed to use a data bus's maximum bandwidth. Because it is a synchronous device, address, data inputs, and read/write control inputs are captured on the rising edge of the input clock.