DK-SI-5SGXEA7N

Altera
989-DK-SI-5SGXEA7N
DK-SI-5SGXEA7N

Fabr.:

Descripción:
Herramientas de desarrollo de circuitos integrados de lógica programable FPGA Starter Kit For Stratix V 5SGXEA7

Ciclo de vida:
Descatalogado:
Retirada prevista. El fabricante va a descatalogar este producto.

En existencias: 3

Existencias:
3 Puede enviarse inmediatamente
Plazo de producción de fábrica:
2 Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:
Este producto se envía de forma GRATUITA

Precio (EUR)

Cant. Precio unitario
Precio total
4.296,29 € 4.296,29 €

Atributo del producto Valor del atributo Seleccionar atributo
Altera
Categoría de producto: Herramientas de desarrollo de circuitos integrados de lógica programable
Development Kits
FPGA
5SGXEA7N2F40C2N
Marca: Altera
Descripción/Función: Stratix V GX development kit
Tipo de interfaz: Ethernet, USB
Voltaje operativo de suministro: 20 V
Tipo de producto: Programmable Logic IC Development Tools
Serie: Stratix V GX Development Kits
Cantidad del paquete de fábrica: 1
Subcategoría: Development Tools
Nombre comercial: Stratix V FPGA
Alias de parte #: 980300
Peso unitario: 3,016 kg
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

                        
By clicking _Buy_ you agree: (1) you are a product or software
developer or system integrator and (2) the kit is for evaluation
only and not for resale.

Please contact a Mouser Technical Sales Representative for
further information.

5-0217-03

Esta funcionalidad requiere que JavaScript esté habilitado.

TARIC:
8473302000
CNHTS:
8473309000
CAHTS:
8473302000
USHTS:
8473301180
MXHTS:
8473300401
ECCN:
EAR99

Stratix® V GX Transceiver Signal Integrity Kit

Altera Stratix® V GX Transceiver Signal Integrity Development Kit is a complete design environment that includes the hardware and software needed to develop Stratix V GX FPGA designs. The one-year license for the Quartus® II software provides everything needed to begin developing custom Stratix V GX FPGA designs. This kit allows users to evaluate transceiver performance from 600Mbps to 12.5Gbps and generate and check the pseudo-random binary sequence (PRBS) patterns. A designer can dynamically change differential output voltage (VOD) pre-emphasis and equalization settings to optimize transceiver performance for your channel. The kit allows them to perform jitter analysis. The user can verify physical medium attachment (PMA) compliance to PCI Express® (PCIe®), Gbps Ethernet (GbE), XAUI, CEI-6G, Serial RapidIO®, high-definition serial digital interface (HD-SDI), and other major standards.

Stratix® herramientas de diseño de la serie FPGA

Altera ofrece una variedad de herramientas y soluciones de hardware para acelerar el proceso de diseño. Las herramientas de desarrollo FPGA de la serie Stratix® ofrecen una amplia gama de equipos de desarrollo que contienen cualquier cosa que un ingeniero necesite para crear e implementar un diseño en horas. Estos equipos de desarrollo proporcionan un entorno completo de diseño a nivel de sistema que incluye el hardware y software que se necesitan para empezar inmediatamente a desarrollar diseños FPGA.
Saber más

SoC FPGA Family

Altera SoC FPGAs integrate an Arm-based hard processor system (HPS) consisting of processors, peripherals, and memory interfaces with the FPGA fabric using a high-bandwidth interconnect backbone. The devices combine the performance and power savings of hard intellectual property (IP) with the flexibility of programmable logic. These user-customizable Arm-based SoC FPGAs are ideal for reducing system power, cost, and board size by integrating discrete processors and digital signal processing (DSP) functions into a single FPGA. They differentiate the end product with custom hardware and software and add support for virtually any interface standard or protocol in the FPGA.