AS4C64M16D2A-25BIN

Alliance Memory
913-4C64M16D2A25BIN
AS4C64M16D2A-25BIN

Fabr.:

Descripción:
DRAM DDR2, 1G, 64M x 16, 1.8V, 96-ball BGA, 400 MHz, (A-die), Industrial Temp - Tray

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
0

Aún puede comprar este producto como pedido pendiente.

Pedido:
418
Fecha prevista: 02/06/2026
Plazo de producción de fábrica:
8
Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
13,84 € 13,84 €
12,83 € 128,30 €
12,43 € 310,75 €
11,84 € 592,00 €
11,55 € 1.155,00 €
11,38 € 2.378,42 €
11,09 € 4.635,62 €

Atributo del producto Valor del atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR2
1 Gbit
16 bit
400 MHz
FBGA-84
64 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 95 C
AS4C64M16D2A
Tray
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 209
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 170 mA
Peso unitario: 6 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Códigos de cumplimiento
CNHTS:
8542319090
CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320201
ECCN:
EAR99
Clasificaciones de origen
País de origen:
Taiwán
País de origen del ensamblaje:
Taiwán
País de difusión:
Taiwán
El país puede cambiar en el momento del envío.

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.