AS4C4M16D1A-5TCNTR

Alliance Memory
913-4C4M16D1A-5TCNTR
AS4C4M16D1A-5TCNTR

Fabr.:

Descripción:
DRAM DDR1, 64Mb, 4M x 16, 2.5V, 66pin TSOP II, 200 MHz, Commercial Temp(A), T&R

Hoja de datos:
Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.
Más información
Más información sobre Alliance Memory AS4C4M16D1A-5TCNTR

Disponibilidad

Existencias:
No en almacén
Plazo de producción de fábrica:
20 Semanas Tiempo estimado para la producción en fábrica.
Mínimo: 1000   Múltiples: 1000
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:
Este producto se envía de forma GRATUITA

Precio (EUR)

Cant. Precio unitario
Precio total
Bobina completo(s) (realice el pedido en múltiplos de 1000)
4,70 € 4.700,00 €

Empaquetado alternativo

Fabr. N.º Ref.:
AS4C4M16D1A-5TCN
Embalaje:
Tray
Disponibilidad:
En existencias
Precio:
5,86 €
Min:
1

Atributo del producto Valor del atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM - DDR
64 Mbit
16 bit
200 MHz
TSOP-II-66
4 M x 16
700 ps
2.3 V
2.7 V
0 C
+ 70 C
AS4C4M16D1A
Reel
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 1000
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 60 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Hoja de datos

Códigos de cumplimiento
USHTS:
8542320002
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99
Clasificaciones de origen
País de origen:
Taiwán
País de origen del ensamblaje:
Taiwán
País de difusión:
Taiwán
El país puede cambiar en el momento del envío.

DDR1 Synchronous DRAM

Alliance Memory DDR1 Synchronous DRAM is a high-speed CMOS double data rate synchronous DRAM. It is internally configured with a synchronous interface (all signals are registered on the positive edge of the clock signal, CK). Data outputs occur at both rising edges of CK and CK. Read and write accesses to the SDRAM are burst oriented. The Accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command which is then followed by a Read or Write command.

Se ha producido un error inesperado.


¿Tiene alguna pregunta? Visite el Centro de Ayuda.
Si tiene alguna pregunta acerca de un pedido específico, inicie sesión en su cuenta.

Si tiene más problemas, póngase en contacto con nosotros llamando al 800-346-6873 o envíe un correo electrónico a help@mouser.com.