AS4C1M16S-7TCN

Alliance Memory
913-AS4C1M16S-7TCN
AS4C1M16S-7TCN

Fabr.:

Descripción:
DRAM SDRAM, 16Mb, 1M x 16, 3.3V, 50pin TSOP II, 143 MHz, Commercial Temp - Tray

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

Disponibilidad

Existencias:
0

Aún puede comprar este producto como pedido pendiente.

Pedido:
234
Fecha prevista: 29/05/2026
Plazo de producción de fábrica:
12
Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
4,35 € 4,35 €
4,05 € 40,50 €
3,93 € 98,25 €
3,84 € 192,00 €
3,75 € 438,75 €
3,63 € 849,42 €
3,54 € 2.070,90 €
3,46 € 3.643,38 €

Atributo del producto Valor del atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Tray
Marca: Alliance Memory
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 117
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 70 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

Códigos de cumplimiento
CNHTS:
8542329000
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99
Clasificaciones de origen
País de origen:
Taiwán
País de origen del ensamblaje:
Taiwán
País de difusión:
Taiwán
El país puede cambiar en el momento del envío.

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.