AS4C128M32MD2A-25BIN

Alliance Memory
913-4C12832MD2A25BIN
AS4C128M32MD2A-25BIN

Fabr.:

Descripción:
DRAM LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

Modelo ECAD:
Descargue el Cargador de bibliotecas gratuito para convertir este archivo para su herramienta ECAD. Obtenga más información del modelo ECAD.

En existencias: 66

Existencias:
66
Puede enviarse inmediatamente
Pedido:
168
Fecha prevista: 18/09/2026
Plazo de producción de fábrica:
20
Semanas Tiempo estimado para la producción en fábrica para cantidades superiores a las mostradas.
Mínimo: 1   Múltiples: 1
Precio unitario:
-,-- €
Precio total:
-,-- €
Tarifa estimada:

Precio (EUR)

Cant. Precio unitario
Precio total
16,92 € 16,92 €
15,70 € 157,00 €
15,20 € 380,00 €
14,84 € 742,00 €
14,19 € 1.419,00 €
13,83 € 2.323,44 €
13,62 € 6.864,48 €

Atributo del producto Valor del atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
400 MHz
FBGA-134
128 M x 32
5.5 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-25
Tray
Marca: Alliance Memory
País de ensamblaje: TW
País de difusión: TW
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad del paquete de fábrica: 168
Subcategoría: Memory & Data Storage
Corriente de suministro (máx.): 130 mA
Peso unitario: 2,191 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla
Seleccione al menos una casilla para mostrar productos similares dentro de esta categoría.
Atributos seleccionados: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.